EDA och IP (Oktober 2020)

Cambridge-verktyget omvandlar Verilog-beskrivningen till C

Cambridge-verktyget omvandlar Verilog-beskrivningen till C

Tenison EDA sade att dess VTOC-verktyg kommer att göra det möjligt för designers att göra effektiva C-modeller av sin hårdvara, vilket snabbar både programvaruskrivning och verifieringsprocesser

Arithmatica lanserar matematiska IP-bibliotek för IC: er

Arithmatica lanserar matematiska IP-bibliotek för IC: er

IP-bibliotek riktar sig till matematikintensiva IC: er som grafikchips och avancerade processorer

Oxford-företaget vinner finansiering för SoC-teknik

Oxford-företaget vinner finansiering för SoC-teknik

System-on-chip-teknik hoppas kunna underlätta integrationen av hårdvara och programvara

ARM: s förtroende för sin IP-affärsmodell återbetalades med ny tillväxt

ARM: s förtroende för sin IP-affärsmodell återbetalades med ny tillväxt

Nya applikationer och ny teknik driver tillväxt, säger verkställande direktören

Magma lägger till kraftoptimering

Magma lägger till kraftoptimering

Kraftoptimering och hantering har lagts till Magma Design Automations chipprogramvara.

Förändringar i Kina regel väcker oro för stöld av IP

Förändringar i Kina regel väcker oro för stöld av IP

Hotet från Kinas stöld av immateriell äganderätt förväntas bli värre under de kommande sju månaderna, eftersom landet börjar lyfta restriktionerna för

MoSys skyller på förlust vid missade förvärv

MoSys skyller på förlust vid missade förvärv

Företaget säger avbruten uppköp av Synopsys för att skylla på kvartalsförlust

Fister lämnar Intel för Cadence

Fister lämnar Intel för Cadence

Bingham utsågs till ordförande i Cadence-styrelsen

ARM avslöjar flerbehandlings- och DSP-kärnor

ARM avslöjar flerbehandlings- och DSP-kärnor

Frukter av samarbete med NEC och förvärv av Adelante

EDA-verktyget spårar kraft och brus i paketet

EDA-verktyget spårar kraft och brus i paketet

Startföretag tar upp problem med energihantering

Synopsys avlägsnar Galaxy designplattform

Synopsys avlägsnar Galaxy designplattform

Förbättringar av hela utbudet av chipdesignverktyg lovade

Synopsys intäkter ökar något

Synopsys intäkter ökar något

EDA-företaget klarar tillväxten på en procent jämfört med fjolårets kvartal

EDA-start säkerställer $ 9 miljoner finansiering

EDA-start säkerställer $ 9 miljoner finansiering

Golden Gate med fokus på EDA för chips med låg effekt

Internt C-syntesverktyg får offentlig luftning

Internt C-syntesverktyg får offentlig luftning

Mentor Graphics lanserar en C-syntesprodukt till marknaden som tidigare var tillgänglig för utvalda kunder. Catapult C tar standard C eller C ++, utan nr

EDA-uppstart hjälper 90 nm designstängning

EDA-uppstart hjälper 90 nm designstängning

Routern optimerar tråd för tråd

DAC: IP-marknaden växer med 22%

DAC: IP-marknaden växer med 22%

Tillväxt från ökande antal kärnor, brist på teknisk kapacitet och ökande betydelse av FPGA

DAC: EDA och IP får Spirit

DAC: EDA och IP får Spirit

Standard för hur IP implementeras i EDA-verktyg släpps av Spirit Consortium

DAC: EDA måste gå kvant

DAC: EDA måste gå kvant

Intels Pat Gelsinger säger att utvecklingen av Moore's Law kommer att grundläggande förändra de verktyg som krävs för att designa chips

DAC: Cadence driver ett flischip-paket

DAC: Cadence driver ett flischip-paket

Flera matriser i ett paket som ses som en lösning på stigande Asic-kostnader

DAC: Altera driver HardCopy med Synopsys

DAC: Altera driver HardCopy med Synopsys

Det programmerbara företaget hoppas kunna öka efterfrågan på hårdbundna versioner av FPGA: er